Образец нашего VHDL/VERILOG кода для приемного тракта радиоустройства - Языки программирования - Документация - Каталог файлов

	FPGA дизайн и разработки	Четверг 25.4.2024 06:53
Приветствую Вас Гость \| RSS

Меню сайта

Категории каталога

Языки программирования [10]

Документация по языкам программирования

Микросхемы [0]

VME, PCI, ISA, PCI-EXP...

Прочее [5]

Все остальное

Образец нашего VHDL/VERILOG кода для приемного тракта радиоустройства

[ Скачать с сервера (95.7 Kb) ]	15.10.2008, 11:04
Образец нашего VHDL/VERILOG кода для приемного тракта радиоустройства - используется математика (в т.ч. своя схема деления) - используются буферы (кеш) - используется блочная память - Код был написан под семейство Xilinx Spartan3
Категория: Языки программирования \| Добавил: Masterofdisgarmony \| Автор: Александр
Просмотров: 570 \| Загрузок: 260 \| Рейтинг: 0.0/0 \|

Форма входа

Поиск

Друзья сайта

Статистика