Образец нашего VHDL/VERILOG кода для приемного тракта радиоустройства
- используется математика (в т.ч. своя схема деления)
- используются буферы (кеш)
- используется блочная память

Все конструкции синтезируемы.

Раздел "Каталог файлов"